cpu由什么组成三部分(cpu内部结构三大部分)

CPU从内存或缓存中取出指令，将其放入指令寄存器，并对指令进行解码。它将指令分解成一系列微操作，然后发出各种控制命令执行微操作序列，从而完成指令的执行。指令是计算机指定要执行的操作的类型和操作数的基本命令。指令由一个或多个字节组成，包括操作码字段、一个或多个与操作数地址相关的字段以及一些指示机器状态的状态字和特征码。有些指令也直接包含操作数本身。

提取

第一个阶段是fetch，它从内存或缓存中检索指令(作为值或一系列值)。的内存位置由程序计数器指定，该计数器存储用于标识当前程序位置的值。换句话说，程序计数器记录了CPU在当前程序中的轨迹。指令取出后，程序计数器根据指令长度增加存储单元。指令的获取通常必须从相对较慢的存储器中找到，导致CPU等待指令的输入。这个问题主要在现代处理器的缓存和流水线结构中讨论。

译

CPU根据从存储器中提取的指令确定其执行行为。在解码阶段，指令被分解成有意义的段。根据CPU的指令集架构(ISA)定义，值被解释为指令。一些指令值是操作码，指示要执行的操作。其他值通常为指令提供必要的信息，例如加法运算的运算目标。这种操作目标可以提供常数值(即立即值)或空:由地址模式确定的寄存器或存储器地址之间的地址值。在旧的设计中，CPU的指令解码部分是一个不可更改的硬件设备。

然而，在许多抽象和复杂的CPU和指令集体系结构中，微程序通常用于帮助将指令转换为各种形式的信号。这些微程序通常可以在成品CPU中重写，从而改变解码指令。在提取和解码阶段之后，它进入执行阶段。在这个阶段，它连接到各种CPU组件，这些组件可以执行所需的操作。

例如，如果需要加法，算术逻辑单元(ALU)将连接到一组输入和一组输出。提供要相加的值，输出将包含求和结果。Alu包含电路系统，便于输出端进行简单的一般运算和逻辑运算(如加法和位运算)。

如果加法的结果对于CPU处理来说太大，可以在标志寄存器中设置算术溢出标志。在回复的最后一个阶段，写回，简单的用一定的格式写回执行阶段的结果。操作的结果通常被写入CPU内部的寄存器，以便后续指令可以快速访问它。

在其他情况下，结果可能被写入主存储器，该主存储器较慢，但较大且较便宜。有些类型的指令在程序计数器上运行，不直接产生结果。这些通常被称为“跳转”，并在程序中引入循环行为、条件执行(通过条件跳转)和函数。

许多指令也会改变标志寄存器的状态位。这些标志可以用来影响程序行为，因为它们通常显示各种操作的结果。比如用“Compare”指令判断两个值的大小，根据比较结果在标志寄存器上设置一个值。这个标志可以通过后续的跳转指令来确定程序的走向。执行完指令，写回结果后，程序计数器的值会增加，整个过程会重复。

下一个指令周期通常提取下一条顺序指令。如果跳转指令完成，程序计数器将改为跳转指令的地址，程序将继续正常执行。许多复杂的CPU可以一次获取多条指令，解码并同时执行它们。这部分通常涉及“经典RISC流水线”，实际上在很多使用简单CPU(俗称微控制器)的电子设备中迅速普及。

基本结构

包括CPU算术逻辑单元、寄存器单元、控制单元等。

算术逻辑单元

算术逻辑单元可以执行定点或浮点算术运算、移位运算和逻辑运算，以及地址运算和转换。

寄存器单元

寄存器组件，包括通用寄存器、专用寄存器和控制寄存器。通用寄存器可以分为定点数和浮点数。它们用于存储指令中的寄存器操作数和运算结果。通用寄存器是CPU的重要组成部分。大多数指令必须访问通用寄存器。通用寄存器的宽度决定了计算机内部数据通路的宽度，端口的数量通常会影响内部操作的并行性。特殊寄存器是执行某些特殊操作所需的寄存器。控制寄存器通常用于指示机器的执行状态或维护一些指针，包括处理状态寄存器、地址转换目录的基址寄存器、特权状态寄存器、条件码寄存器、异常处理寄存器和错误检测寄存器。有时候，CPU中会有一些缓存来临时存储一些数据指令。缓存越大，CPU运行越快。目前市面上高端CPU的L2缓存在2m左右，高端CPU在4m左右。