处理器计划(2022年cpu发布)

来源:内容由半导体行业观察(ID: IC Bank)整理自hpcwire。谢谢你。

英特尔重申，随着未来几年转向更新的制造工艺和封装技术，它正在整合其高性能CPU和GPU的路线图。

根据介绍，该公司正在将CPU和GPU阵容合并到一个芯片中(代号为Falcon Shores)，英特尔称之为XPU。英特尔超级计算部门副总裁兼总经理杰夫·麦克维(Jeff McVeigh)在ISC高中之前的新闻发布会上表示，猎鹰海岸(Falcon Shores)是一个“更大的架构”变化，它将x86和Xe图形核心集成到一个包中。

今年早些时候，英特尔提出了Falcon Shores将于2024年晚些时候推出的路线图，并表示它将大幅提高带宽、性能功耗比、计算密度和内存容量。

Falcon Shores架构将使用小芯片方法，在这种方法中，通过不同制造工艺制造的多个芯片和不同的处理器模块可以紧密地封装在一个芯片封装中。这使得英特尔可以对CPU、GPU、I/O、内存类型、电源管理和其他可以放入其芯片的电路类型进行更高层次的定制。

Falcon Shores提供了“在单个封装中彼此相邻的紧密耦合瓦片的所有好处，”McVeigh说，他还补充说，“芯片将能够通过高级封装、IO功能、共享内存和跨这些组件的单一编程模型。”

然而，麦克维说，它不能被定制到客户可能想要的水平。

“又不是你自己设计XPU，我们就生产。我们将设置它的版本。但它使我们能够根据市场需求的工作量，在设计过程的后期更加灵活。如果一些新技术，如人工智能，在过去五年中变得如此受欢迎，随着新趋势的出现，我们可以更容易地适应并将其纳入设计，”麦克维说。

麦克维指出，Falcon Shores将拥有更“类似CPU”的编程模型和共享内存环境。

“当你在PCI Express上使用独立的GPU时，你不必处理所有相关的卸载功能和延迟，”麦克维说。

Falcon Shores距离升级CPU和GPU芯片还有两个距离。今年下半年，该公司将推出代号为Sapphire Rapids和Sapphire Rapids的至强芯片和HBM。今年晚些时候，该公司还将推出一款代号为Ponte Vecchio的超级计算GPU，主要针对人工智能和高性能计算市场。

Ponvecchio之后将是一个名为Rialto Bridge的继任者，它将是可扩展的。Rialto Bridge将是一个增量架构升级，将包含更多Xe图形核心。麦克维表示，英特尔的目标是将一些工作负载的性能提高30%。

麦克维表示，猎鹰海岸将是该公司“滴答”芯片开发周期中的“滴答”升级，这意味着它将采用全新的架构和新技术。英特尔将采用先进的制造技术和封装技术来支持Falcon Shores的小型芯片设计。

Falcon Shores还代表了英特尔在Ponte Vecchio向exascale性能的迈进，以及最终向zettascale计算的迈进。该公司将在这种芯片中集成光学I/O，以解决带宽和能效问题，这可能是GPU和Falcon Shore XPU的一部分。

麦克维还谈到了其他HPC主题，包括内存层次结构，以及使用其代号为Bonanza Mine的比特币芯片实现的性能和能效，这是高性能计算环境中所需的低电压时钟方案的一个例子。

这是杰夫·麦克维在2022年ISC奥运会上提出的。

英特尔 HPC 路线图

英特尔在国际超级计算大会上的主题演讲附有一份新的路线图，以实现其到2027年提供Zettascale性能的艰巨目标。正如你在上面的英特尔超级计算芯片路线图中看到的，今天的公告包括了英特尔Rialto Bridge的第一个细节。GPU是尚未推出的下一代Ponte Vecchio GPU。Rialto Bridge数据中心GPU将在较新的流程节点上运行多达160个内核，采用显著修改的架构，运行功率高达800W，在应用中提供高达30%的性能，并于2023年年中开始提供样片。

此外，英特尔还分享了更多关于Falcon Shores XPU的细节，它将拥有不同数量的x86核心、GPU核心和内存，以及令人眼花缭乱的可能配置。英特尔计划将其CPU和GPU产品线合并为这一单一的可组合产品，并在2024年将这两条产品线合并为一条产品线。

现在我们也有了配备HBM的英特尔Sapphire Rapids服务器芯片的首次基准测试，这些芯片正在进入市场与AMD Milan-X处理器竞争。英特尔声称，这些芯片在内存吞吐量有限的应用程序中提供了三倍于其Ice Lake Xeon前辈的性能。

实现英特尔的Zettascale目标需要一系列进展，其中许多是革命性的。今天，该公司还分享了一些短期目标，同时通过Zettascale构建模块路线图概述了更广泛的长期计划。让我们了解更多关于公告的信息。

英特尔Rialto Bridge GPU和XPU管理器

英特尔坚持以意大利桥命名其企业GPU。他们目前的一代产品是Ponte Vecchio，其次是Rialto Bridge，这是英特尔的下一代数据中心GPU，将于2023年上市。英特尔透露，这款芯片拥有多达160个Xe内核，比Ponte Vecchio上的128个内核有了显著增加。

从上面我们可以看到，虽然Ponte Vecchio设计由16个计算模块(tile)组成，但这些模块排列在芯片中心的两个库中，每个模块有8个核心，而Rialto Bridge只有8个更长的模块(很可能)有20个Xe核心，每个模块都标志着一个重大的设计变化。

我们还看到Ponte Vecchio的兰博缓存瓦片已经被移除，但在核心的两侧仍然有八个未知味道的HBM瓦片，而两个Xe Link瓦片被安排在芯片封装的对角。为了帮助说明这种差异，上图中的最后六张图片包括了当代Ponte Vecchio设计的框图。

Rialto Bridge有一个较新的未指定的进程节点，但英特尔没有指定将升级哪些组件(据推测，所有组件都将迁移到较新的节点)。目前，英特尔将其“英特尔7”节点用于Ponte Vecchio的基本块和高速缓存，TSMC的5纳米节点用于计算块，TSMC的7纳米节点用于Xe链接块。

Rialto Bridge也有未指明的架构增强，类似于“tick”，与Ponte Vecchio相比，应用程序的性能最多高出30%。英特尔没有提供任何基准来支持这些说法，我们也不确定这些改进是否在相同的时钟/功耗范围内。然而，30%的预测与25%的内核数量增长密切相关，这意味着我们不会看到IPC的实质性改善。

英特尔列出Rialto Bridge的峰值功耗为800W，高于Ponte Vecchio的峰值功耗600W，并将作为开放式加速器模块(OAM)提供。英特尔表示，它将采用OAM 2.0规范，但它将继续提供其他形式的GPU。Rialbridge会兼容Ponte Vecchio包，所以可以直接升级。

此外，该公司将很快推出其XPU Manager，这是一款用于其数据中心GPU的开源监控和管理软件，可以在本地和远程使用。否则，英特尔只会分享关于这款新GPU的模糊细节，使用“更多FLOPs”、“更多I/O带宽”和“更多GT/s”等语句，这些语句不会告诉我们任何关于新设计的信息。然而，该公司确实在幻灯片中包含了IDM 2.0列表，表明它将继续使用OEM合作伙伴来生产一些Rialto桥瓷砖。不过，我们肯定会很快了解到更多信息——英特尔表示，Rialto Bridge将于2023年问世。

Intel Falcon Shores XPU英特尔猎鹰海岸XPU代表了公司异构架构设计的延续。其最终目标是在x86插槽中提供5倍的性能功耗比、5倍的计算密度以及5倍于现有服务器芯片的内存容量和带宽。英特尔的CPU和GPU路线图与Falcon Shores的整合表明，这些芯片将在未来扮演这两个角色。这是一场不可思议的赌博，但英特尔多年来一直在为这一范式转变构建技术基础，因此它拥有工具。

这种分解的芯片设计将具有单独的x86计算和GPU核心块，但英特尔可以使用这些块来创建这两种添加剂的任意混合，如全CPU模型、全GPU模型或两者的混合比例。英特尔没有具体说明，但是期望x86核心块拥有自己的性能核心(P-core)和效率核心(E-core)也是可行的，或者我们可以看到P-和E-cluster-core部署为自己的。英特尔指出，这些瓦片将在未指明的Angstrom era工艺节点上制造，尽管英特尔的20A似乎满足了自己可以制造的瓦片的要求。

Falcon Shores将为HBM内存和各种风味的网络添加剂配备一个较小的磁贴。CPU、GPU、内存和网络功能的灵活比例将使英特尔能够在设计过程的后期针对特定或新兴的工作负载快速调整其Falcon Shores SKU，这是一个重要的考虑因素，因为AI/ML的格局正在快速变化。英特尔尚未指定是否允许客户混合搭配以创建他们自己喜欢的瓷砖组合，但这将非常适合该公司的英特尔OEM服务(IFS)方法，该方法将看到它许可自己的知识产权，同时也为其他公司制造知识产权。不难想象，如果资金合适，FPGA或ASIC等其他类型的模块也会在设计中发挥作用。

上面的幻灯片显示了四个瓦片设计与x86计算核心和Xe GPU核心的各种组合，以及可能容纳内存和网络芯片的四个较小的块。

自然，这种设计将允许英特尔利用其IDM 2.0模型为某些功能生产一些自己的模块。同时会与第三方晶圆厂和IP供应商签约，以混合匹配的方式提供部分区块，可以避免自身埃及级工艺节点技术或其供应商的任何潜在制造问题。此外，利用小芯片的UCIe生态系统可能是一个基石，使英特尔能够获得业界最好的内存和网络添加剂。

英特尔将使用下一代高级封装，在将被合并为一个内聚单元的块之间提供“极限”带宽。不过，目前还不清楚这些芯片是否会有(active？)中间层，正如我们在3D堆叠Foveros芯片中看到的，或者英特尔将使用哪种类型的互连技术来连接这些瓦片。英特尔在封装技术上投入了大量资金，希望在这里得到回报。

Falcon Shores将拥有一个简化的编程模型，英特尔表示，这将创造一种“类似CPU”的编程体验，据推测是基于该公司的OneAPI产品组合。英特尔的产品预计将于2024年上市。

英特尔蓝宝石Rapids HBM性能指标评测

英特尔分享了其配备HBM2的第四代Sapphire Rapids Xeon处理器的基准测试。我们知道，这款处理器配备了高达64GB的HBM2e内存，以提高内存吞吐量有限的工作负载的性能。与所有供应商提供的基准一样，请多加注意。我们已经在上述专辑的末尾加入了测试笔记。英特尔声称其在WRF的冰湖至强8380芯片的性能提高了2倍以上，这是英伟达最近用来宣传其Grace CPU超过英特尔的天气预报模型的基准。

其他亮点包括声称在YASK energy benchmark中提高了3倍以上，在OpenFOAM中提高了2倍，在CloverLeaf Euler solver中提高了3倍。英特尔还声称Ansys的Fluent软件速度提高了2倍，ParSeNet提高了2倍。

英特尔表示，其搭载HBM的Sapphire Rapids将于今年上市。标准的Sapphie Rapids型号尚未进入普通市场，因此可能有风险。

Intel's Zettascale Building Blocks鉴于其雄心勃勃的2027年目标，英特尔从新生的Exascale时代到Zettascale时代的探索充满了挑战，尤其是在该公司尚未推出自己的Exascale级Aurora超级计算机的情况下。目前，petascale crown是AMD的前沿超级计算机。迁移到Zettascale需要1000倍的性能提升，以及流程节点、架构、存储和包装的新技术，更不用说将它们连接在一起的网络技术了。

英特尔列出了一些它认为达到下一个计算水平所需的进展，即通用芯片互连快速(UCIe)规范是最重要的一项。UCIe旨在通过开源设计来规范小芯片之间的芯片间互连，从而降低成本，培养更广泛的验证小芯片生态系统。此外，UCIe标准旨在与其他连接标准(如USB、PCIe和NVMe)一样通用，同时为小芯片连接提供出色的功耗和性能指标。这种互连使英特尔能够获得业界提供的最佳IP，无论是在网络、内存还是其他添加剂方面。

一些未来的超级计算机可能需要模块化的核反应堆来满足他们对电力的巨大需求，所以说功耗是一个问题是一种严重的轻描淡写。英特尔还计划扩展其超低电压技术，该技术可以在其比特币挖矿区块规模ASIC中降低50%的时钟负载电压，从而大大降低功耗。这样会降低高性能芯片的功耗，最终降低热负荷，简化散热。英特尔的PowerVia技术为晶体管提供了背面电源，这是另一个重大进步。

英特尔正在探索新的存储器，以在更小的封装中提供更高的吞吐量，并设想将光学互连引入封装，以帮助应对增加的带宽。光网络可以用于芯片到芯片和芯片到芯片的链接，更不用说开箱即用的网络场景了。英特尔的Xe Link可以转向光互连，提高带宽、带宽密度、降低功耗。英特尔需要所有这些因素以及更多因素来实现其到2027年提供Zettascale计算能力的目标。

参考链接:

https://www.hpcwire.com/2022/05/31/intel-reiterates-plans-to-merge-cpu-gpu-high-performance-chip-roadmaps/https://www.tomshardware.com/news/intel-hpc-roadmap-800w-rialto-bridge-gpu-falcon-shores-xpu-ponte-vecchio-with-hbm

*声明:本文由作者原创。文章内容为作者个人观点。《半导体工业观察》的转载只是为了传达一种不同的观点，并不代表《半导体工业观察》赞同或支持这种观点。如有异议，请联系半导体产业观察。

是《半导体产业观察》今天为您分享的第3057期内容。欢迎关注。

晶圆| IC |设备|汽车芯片|存储| TSMC |人工智能|封装